

《数字电路与逻辑设计》期终试题（A 卷）

班级：学号_____姓名_____成绩_____

题号	1	2	3	4	5	6	7	8	9	10	11	总分
满分	15	10	5	10	10	5	5	10	10	10	10	100
得分												

1. 选择题（在对的描述前打圈）（15 分）

1) 若要求某序列逻辑的有效状态数是 m ，则其触发器的级数 k 应这样确定：

A) $k \leq m$ B) $k \geq \log_2(m)$ C) $\log_2(m) \leq k \leq m$

2) 设计计数型时序逻辑时，触发器的级数 k 和有效状态数 m 的关系是

a) $k \leq m$

b) $2^{k-1} \leq m \leq 2^k$

c) $k \leq 2m$

3) 计数型序列发生器的特点是

A) 节省触发器资源； B) 可生成同一长度的多种序列； C) 输出的序列不干净； D) 实现简单占用资源少。

4) 通过触发器的同步输入端来改变其状态，要注意：

A) 必须有 CLK 信号才能起作用；

B) 构成同步端输入的各个信号必须都满足 T_{su} 和 T_h 的要求；

C) CLK 脉冲宽度必需满足（高电平和低电平）脉宽 T_w 要求。

5) 相对于同步计数器，异步计数器的特点是：

A) 因各级采用不同的时钟，引出了新的任意项，因此，电路比较简单；

B) 为了利用前级的输出作时钟，其有效计数状态中的计数顺序必须有规律，只作为递增计数，或者递减计数。没有同步计数那么灵活，应用范围也有限；

C) 各级时钟不是同时出现，因此，触发器的翻转不同时，最高工作频率下降；

D) 因翻转不同时，状态间有明显的中间过渡状态，所以，一般异步计数器不用作‘脉冲分配器’，或者说，需用选通信号消除‘毛刺’。

2. 分析附图 1 的时序逻辑，画出其状态图，说明其完成的功能。（10 分）

3. 分析附图 2 的电路，列状态方程，列功能表，说明 EN 信号的功能。（5 分）

4. 用 D-FF 设计一个 8 脉冲分配器，使用**扭带环计数器**，并且**能够自启动**。画出逻辑图和状态转移图。（10 分）

5. 用 74163 设计一个 12 分频器，使其输出 Qd 为方波。（10 分）

6. 附图 3 是某 PLD 的宏单元结构图。要使 1) 选 D-FF 输出 2) 输出三态门控制信号是 Global OE, 3) 时钟信号是乘积项 4) D-FF 的 CLR 端是成积项, 5) 组合逻辑输

出要反相，应如何决定其 A, B, C, D, E 信号？（5 分）填入下表。

控制信号	A	B	C	D	E
电平					


7. 附图 4 是三变量的‘查找表’ LUT，若要实现 $F = \Sigma(2, 4, 7, 0)$ ，请在相应单元填入适当的值（5 分）。

8. 附图 5 是 7492 异步 12 进制计数器的管脚图，其功能表如下：

7492 功能表


CLRA & CLRb	CLKa,CLKb	Qd Qc Qb Qa	功能
L	H/L	Qd Qc Qb Qa	维持
H	X	L L L L	清零
L	↓	Count up	增计数

若 Qa 接 CLKb，CLKa 接外部时钟，则计数状态序列是：0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11 (Qd--msb, QA--lsb)。请将写出 a, b, c, d 各连接的模数




M。(10 分)


附图 1 分析电路功能，画状态图




附图 2 分析逻辑功能



附图 4 用查找表 LUT 实现三变量逻辑函数。




附图 3 输出逻辑宏单元 (OLMC) 的控制



附图 5 7492 组成的计数器


9. 用 D-FF 产生序列 0110001。(10 分)

10. 分析如下电路存在的毛病 (10 分)



11. 分析附图 6 的同步计数器 (10 分)

- 1) 它的模数是: _____.
- 2) 计数的初值= _____, 终值是= _____.



附图 6 分析该计数器的模数
 (74163/161 的 $RCO = QD \cdot QC \cdot QB \cdot QA \cdot ENT$)

参考答案

一. 1) C


2) B, OR C

3) A, B, C

4) A, B, C

5) A, B, C, D (3)

二. 状态图



是 6 分频器

三. A) $Q = EN \cdot D + \overline{EN} \cdot Q$


EN	Q	功能
1	D	D-FF
0	Q	维持

B) $Q = J \cdot EN \cdot \overline{Q} + \overline{K} \cdot EN \cdot Q$


EN	Q	功能
1	$J/\overline{Q} + \overline{K} \cdot Q$	JK-FF
0	Q	维持

四. 四级扭带环计数器。

$$D0 = \overline{Q3} + Q0/Q2$$



OR



Q0Q1


Q2Q3

1	-	1	1
0	-	-	-
0	0	0	-
-	-	1	-

若

$$D0 = \overline{Q3} + Q1/Q2$$

则



另外的任意项则不行:


$$D0 = \overline{Q3} + Q0/Q1$$

$$D0 = \overline{Q3} + \overline{Q0}/Q2$$

五.

六. 附图 3 是某 PLD 的宏单元结构图。要使 1) 选 D-FF 输出 2) 输出三态门控制信号是 Global OE, 3) 时钟信号是乘积项 4) D-FF 的 CLR 端是成积项, 5) 组合逻辑输出要反相, 应如何决定其 A, B, C, D, E 信号? (5 分) 填入下表。


控制信号	A	B	C	D	E
电平	1	1	1	0	1




七. LUT

1
0
0
1
0
1
0
1


八.




a) M = _____



b) M = _____



c) M = _____



d) M = _____

- A) M=6, B) M=12
C) M=12, D) M=7

9. q1

q3q2

1	1	0	0
1	0	-	1

$$D1 = /q3/q1 + /q2q1$$

(0)—1—2—5—3—6—4—0—
7-----|

10. 1)RCO 输出不能做时钟,
2) 组合输出未加选通, 不能作复位信号
11.

- 1) M = 终值 - 初值 + 1 = 4Ch = 76。
2) 初值 = 4
3) 终值 = 4Fh